(19)日本国特許庁(JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2000-513535 (P2000-513535A)

(43)公表日 平成12年10月10日(2000.10.10)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

HO3F 1/02

1/32

H03F 1/02

1/32

審査請求 未請求 予備審査請求 有 (全 18 頁)

(21)出願番号 特

特願平10-504092

(86) (22)出願日

平成9年4月16日(1997.4.16)

(85)翻訳文提出日

平成10年11月26日(1998.11.26)

(86)国際出願番号

PCT/US97/06165

(87)国際公開番号

WO98/00912

(87)国際公開日

平成10年1月8日(1998.1.8)

(31)優先権主張番号

08/672, 710

(32)優先日

平成8年6月28日(1996.6.28)

(33)優先権主張国

米国 (US)

(81)指定国

EP(AT, BE, CH, DE,

DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), AU, CA, JP, K

R, SG

(71)出願人 モトローラ・インコーポレイテッド

アメリカ合衆国イリノイ州60196シャンバ

ーグ、イースト・アルゴンクイン・ロード

1303

(72)発明者 ミツラフ、ジェームス・エドワード

アメリカ合衆国イリノイ州アーリントン・

ハイツ、ノース・チェスナット・アベニュ


-1727

(74)代理人 弁理士 大貫 進介 (外1名)

(54) 【発明の名称】 電力増幅器用パイアス回路

(57)【要約】

電力増幅器(105,107または205,207)を 用いてRF入力信号を増幅する方法は、RF入力信号を 同相信号および直交位相信号に分離または直交分離する 段階(103)を含む。キャリア増幅器のバイアス入力 (111,211)信号は、RF入力信号の大きさに対 し相対的に変化する。ピーク増幅器のバイアス入力(1 13,213)信号は、RF入力信号の大きさに対し相 対的に変化する。キャリア増幅器(105,205)を 用いて同相信号を増幅し、第1増幅信号を生成する。ピーク増幅器(107,207)を用いて直交位相信号を 増幅し、第2増幅信号を生成する。第1増幅信号および 第2増幅信号の位相を結合し(115,117)、出力 信号を生成する。



第1図

【特許請求の範囲】

1. 電力増幅器であって:

RF入力信号に結合され、該RF入力信号から同相信号および直交位相信号を 生成する電力スプリッタ;

前記電カスプリッタからの前記同相信号を増幅するキャリア増幅器であって、キャリア増幅器バイアス入力を有するキャリア増幅器:

前記電力デバイダからの前記直交位相信号を増幅するピーク増幅器であって、 ピーク増幅器バイアス入力を有するピーク増幅器;

前記キャリア増幅器の出力および前記ピーク増幅器の出力に結合されたコンバイナであって、前記キャリア増幅器の出力および前記ピーク増幅器の出力を結合するコンバイナ;

前記キャリア増幅器に結合された第1バイアス回路であって、前記キャリア増幅器バイアス入力は、前記第1バイアス回路によって与えられ、前記電力増幅器の前記RF入力信号の大きさを示す第1信号によって制御される、第1バイアス回路;

前記ピーク増幅器に結合された第2バイアス回路であって、前記ピーク増幅器 バイアス入力は、前記第2バイアス回路によって与えられ、前記電力増幅器の前 記RF入力信号の大きさを示す第2信号によって制御される、第2バイ

アス回路;

から成ることを特徴とする電力増輻器。

- 2. 前記第1信号および前記第2信号は同一の信号であることを特徴とする請求項1記載の電力増幅器。
- 3. 前記第1信号は、前記RF入力信号に結合されたエンベロープ検出器の出力から導出されることを特徴とする請求項1記載の電力増幅器。
- 4. 前記第2信号は、前記RF入力信号に結合されたエンベロープ検出器の出力から導出されることを特徴とする請求項1記載の電力増幅器。
- 5. 前記キャリア増幅器は電流を引き込み、前記第1信号は該電流に比例することを特徴とする請求項1記載の電力増幅器。

- 6. 前記キャリア増幅器は電流を引き込み、前記第2信号は該電流に比例することを特徴とする請求項1記載の電力増幅器。
- 7. 前記キャリア増幅器のバイアス・レベルは、前記ピーク増幅器のバイアス・レベルが上昇するに連れて、低下す

ることを特徴とする請求項1記載の電力増幅器。

8. 電力増幅器を用いてRF入力信号を増幅する方法であって:

前記RF入力信号を、同相信号および直交位相信号に分離する段階;

前記RF入力信号の大きさに基づいてキャリア増幅器のバイアス入力信号を変化させる段階;

前記RF入力信号の大きさに基づいてピーク増幅器のバイアス入力信号を変化させる段階;

キャリア増幅器を用いて前記同相信号を増幅し、第1増幅信号を生成する段階

ピーク増幅器を用いて前記直交位相信号を増幅し、第2増幅信号を生成する段階;

前記第1増幅信号および前記第2増幅信号を結合し、出力信号を生成する段階.

から成ることを特徴とする方法。

- 9. 前記キャリア増幅器のパイアス入力信号を変化させる段階および前記ピーク増幅器のバイアス入力信号を変化させる段階は、前記ピーク増幅器のアイアス入力信号が増大するに連れて、前記キャリア増幅器のパイアス入力信号が減少するように実行することを特徴とする請求項8記載の方法。
- 10.以下の段階の少なくとも1つを更に含むことを特徴とする請求項8記載の方法:

前記RF入力信号のエンベロープ検出を行い、前記RF入力信号の大きさを導出する段階;

前記キャリア増幅器によって引き込まれる電流から、前記RF入カ信号の大き

さを決定する段階。

【発明の詳細な説明】

電力増幅器用バイアス回路

発明の分野

本発明は、ドハーティ型増幅器(Doherty-type amplifier)を含むがこれには限定されない、線形電力増幅器に関するものである。

発明の背景

無線周波数(RF)電力増幅器は、非常に効率良くRF信号を線形に増幅することが望ましい。しかしながら、最大効率と高い線形性との間にはトレードオフ(tradeoff)がある。効率は概略的に入力駆動レベルに比例し、高い効率は、通常、増幅器がその最大出力電力に近づくまで得られず、線形動作とは一致しない。ドハーティ型増幅器は、標準的なクラスABおよびクラスB増幅器よりも、ピーク電力未満において、効率上の優位性を得ている。これは、部分的に、RF入力レベルが変化すると、それらのキャリア増幅器のロードライン(loadline)が瞬時的に変調するからである。言い換えると、ドハーティ型増幅器は、入力駆動レベルの変化に伴って増幅器のロードラインを連続的に変

調し、高い効率を保持しようとするので、入力駆動レベルと効率との間の関係が 一層良化する。加えて、ドハーティ型増幅器のパイアス電力は、標準的なクラス ABおよびクラスB増幅器よりも、格段に少ない。

"LINEAR POWER AMPLIFIER USING ACTIVE BIAS FOR HIGH EFFICIENCY AND METHOD THEREFOR" と題し、BERNARD E. SIGMON et al. の名義で1995年12月4日に出願された米国特許出願番号第08/566,811号に、ドハーティ型増幅器をバイアスする方法が記載されている。この出願は、本願と譲受人が同一であり、その内容は本願でも使用可能である。この引用した出願に記載されている回路は、ゲートにおける変化即ちキャリア増幅器のベース・バイアス電流の変化を、当該素子に対するRF入力電力を測定する方法としての拠り所としている。かかる機構は、MOSFET (金属酸化物半導体電界効果トランジスタ)増幅素子には効果的ではない。何故なら、かかる素子は、いず

れのRF駆動レベルにおいても、バイアス電流を引き込まないからである。

したがって、MOSFETまたはその他のゼロ・バイアス電流増幅器に良好なバイアスを与える一方、動的なRF入力駆動範囲全体にわたって効率的な、ドハーティ型増幅器用バイアス回路が必要とされている。

図面の簡単な説明

第1図は、本発明によるバイアス制御を備えたドハーティ型電力増幅器のプロック図である。

第2図は、本発明によるバイアス制御を備えたドハーティ型電力増幅器の代替 的な使用のプロック図である。

第3図は、本発明によるキャリア増幅器用バイアス制御回路のブロック図である。

第4図は、本発明によるピーク増幅器用バイアス制御回路のブロック図である

第 5 A 図および第 5 B 図は、本発明によるバイアス制御信号を表すグラフである。

第6図は、本発明によるキャリア増幅器またはピーク増幅器のブロック図である。

好適実施例の説明

以下に、ドハーティ型電力増幅器用バイアス制御装置および方法について記載する。ドハーティ電力増幅器は、キャリア増幅器(carrier amplifier)およびピーク増幅器(peaking amplifier)から成る。キャリア増幅器およびピーク増幅器に異なるバイアス信号を供給し、相互変調歪みを制限しつつ、一定の電力利得を与える。一実施例では、キャリア増幅器のバイアス信号は、ピーク増幅器のバイアス信号が増大するに連れて減少する。

本発明は、RF入力信号に結合され、RF入力信号から同相信号および直交位相信号を生成する電力デバイダを備えた電力増幅器を提供する。キャリア増幅器が、電力デバイダからの同相信号を増幅し、キャリア増幅器バイアス入力を有す

る。ピーク増幅器は、電カデバイダからの直交位相信号を増幅し、ピーク増幅器パイアス入力を有する。コンパイナが、キャリア増幅器の出力およびピーク増幅器の出力に結合されている。コンパイナは、キャリア増幅器の出力およびピーク増幅器の出力を、位相を加算するように結合する。第1パイアス回路がキャリア増幅器の出力を、位相を加算するように結合する。第1パイアス回路がヒークアでは、まなが第1によって制御によって制御によって制御には合され、ピーク増幅器のRF入力信号の大きさを示す第1信号によって制御ス入かが第2パイアス回路がピーク増幅器に結合され、ピーク増幅器のRF入力信号の大きされ、電力増幅器のRF入力信号によって供給され、電力増幅器のRF入力信号によって供給され、第1信号およびがまたは第2信号は、RF入力信号に結合されたエンペロープ検出器の出力から得ることも可能である。更にまた、ピーク増幅器のパイアス・レベルが増大するに連れて、キャリア増幅器のパイアス・レベルを減少させることも可能である。

電力増幅器を用いてRF入力信号を増幅する方法は、RF入力信号を同相信号および直交位相信号に分離する段階を含む。キャリア増幅器のパイアス入力信号は、RF入力信号の大きさに対し相対的に変化する。ピーク増幅器のパイアス入力信号は、RF入力信号の大きさに対し相対的に変化する。キャリア増幅器を用いて同相信号を増幅し、第1増幅信号を生成する。ピーク増幅器を用いて直号を増幅し、第2増幅信号を生成する。第1増幅信号および第2増幅信号の位相を結合し、出力信号を生成する。あるいは、キャリア増幅器のパイアス入力信号を変化させる段階およびピーク増幅器のパイアス入力信号を変化させる段階およびピーク増幅器のパイアス入力信号を検出するエンベロープを実行し、RF入力信号の大きさを導出する。RF入力信号の大きさは、キャリア増幅器によって引き込まれる電流から判定することも可能である。


パイアス制御を備えたドハーティ型電力増幅器のプロック図を第1図に示す。 RF入力信号は、方向性カプラ(directional coupler)101に供給される。方 向性カプラ101は、入力信号電力の大部分を主出力に供給(deliver)しつつ、入力信号の少量のサンプルをその結合出力に供給する機能を実行する。方向性カプラ101の主出力は、直交スプリッタ103に入力される。スプリッタによる分離

によって、同相信号および直交位相信号は、RF入力信号よりも大きさが3dB小さくなる。直交スプリッタ103の同相(0°)出力は、キャリア増幅器105に入力される。直交スプリッタ103の直交位相(マイナス90°)出力は、ピーク増幅器107に入力される。方向性カプラ101の結合出力は、検出器109に入力される。検出器は、Herbert L. Krauss et al. によるSolid State Radio Engineeringという書籍(John Wiley & Sons, New York, 1980)の第9章に記載されているような、ダイオード・エンベロープ検出器とすればよい。

検出器109の出力は、RF入力信号のRF入力電力レベル、およびRF入力信号の大きさを示す。検出器109は、ピーク電力または平均電力のいずれかを示すように設定することができる。検出器の出力は、キャリア増幅器バイアス制御部113に入力される。キャリア増幅器バイアス制御部113に入力される。キャリア増幅器バイアス制御部111の出力は、CAバイアス制御信号であり、キャリア増幅器105のバイアス制御入力に入力される。好適実施例では、キャリア増幅器は、検出器109の出力が低入力信号レベルを示す場合は、カットオフよりもやや高めにバイアスされる。このプロセスによって、キャリア増幅器は、低入力信号レベルにおいて線形な増幅を行う。ピーク増幅器バイアス制御部113の出力は、PAバイアス制御信号であり、ピーク増幅器107のバイアス制御入力信号に入力される。

好適実施例では、ピーク増幅器は、検出器109の出力が低入力信号レベルを示す場合、カットオフよりも低くバイアスされる。このプロセスは、RF入力信号がその最大許容振幅の約半分に到達するまで、ピーク増幅器に電流を引き込ませないことにより、低入力信号レベルにおける効率を改善する。

キャリア増幅器105の出力およびピーク増幅器107の出力は、コンバイナ



5 0 オーム伝送線 1 1 7 は、キャリア増幅器およびピーク増幅器双方の出力が、RF出力ポート 1 1 9 において位相を加算し、最大可能出力電力および効率を与えることも保証する。検出器 1 0 9 およびバイアス制御回路 1 1 1 1 1 3 間にフィルタを挿入し、相互変調歪みを悪化させ得る、あらゆるAC成分および短期間のエンベロープ変動を検出器 1 0 9 の出力から除去させることも可能である。

キャリア増幅器105およびピーク増幅器107が前述のように理想的に動作する場合、パイアス・レベルは、ゼロ検出器出力において確立されるレベルに固定したままとなる。即ち、パイアス制御回路は全く不要となろう。この状況は、しかしながら、実際には実現することは殆どない。例えば、ピーク増幅器107にパイアスをかけた場合に、不適当な利得を有し、RF入力信号がその最大許容振幅の半分に達するまで、インアクティブのままとなる場合がある。この場合、RF入力信号がその最大許容振幅の半分を超過したときに、ピーク増幅器107のパイアスを増大させると有利である。加えて、キャリア増幅器105に対するパイアスを増大させると有利である。加えて、キャリア増幅器105に対するパイアスを、いずれかの他のRF入力信号レベルに減少させ、広い範囲の入力信号レベルにわたってドハーティ型電力増幅器において一定の利得を維持すること

も有利であろう。このプロセスによって、ドハーティ型電力増幅器の線形性が改善され、そのためにRF出力ポート119における相互変調歪みのレベルが低下する。

検出器109は、回路内のどこに接続してもよく、キャリア増幅器105および/またはピーク増幅器107のRF出力(群)またはDC入力電流(群)のような異なる動作条件を監視することが可能である。検出器109の位置および機能の最終的な選択は、ドハーティ増幅器の全体的な特性(例えば、効率、利得、利得の平坦性、相互変調歪み等)を最適化するように行う。代替実施例を第2図に示す。

バイアス制御を備えたドハーティ型電力増幅器の代替実施例を第2図に示す。RF入力信号を直交スプリッタ203に供給する。直交スプリッタ203の同相(0°) 出力は、キャリア増幅器205に入力される。直交スプリッタ203の直交位相(90°) 出力は、ピーク増幅器207に入力される。キャリア増幅器205のDC電力入力と直列な抵抗RS間に、差動増幅器209が配置されている。この抵抗間の電圧は、キャリア増幅器205が引き込むDC電流に比例し、一方この電流は、RF入力信号のRF入力電力レベルに比例する。差動増幅器209の出力は、抵抗RS間の電圧を増幅した複製である。キャリア増幅器のバイアス制御回路211の出力は、キャリア増幅器205のバイアス制御部に入力される。ピーク増幅器のバイアス制御回路213の出力は、ピーク増幅器の11イアス制御入力に入力される。キャリア増幅器205およびピーク増幅器の出力は、コンバイナ215において結合される。

コンパイナ 2 1 5 は、 1 / 4 波長(1 / 4) 5 0 オーム伝送線 2 1 7 を含み、第 1 図に関して説明したコンパイナ 1 1 5 の機能と同様に、ノード 2 1 9 に出力を生成する。

キャリア増幅器用バイアス制御回路のブロック図を第3図に示す。キャリア増幅器のバイアス制御回路111または211は、CAバイアス制御信号を出力し、キャリア増幅器105または205に入力する。演算増幅器301は、その電

源入力が V。に結合され、その正入力が基準電圧 V。、に結合されている。 V。、は、オフセット電圧基準である。演算増幅器 3 0 1 の負入力は、パイアス制御回路への入力と直列な抵抗 R。を有する。第 1 図の場合、パイアス制御回路の入力信号は、検出器 1 0 9 の出力信号である。第 2 図の場合、パイアス制御回路の入力信号は、差動増幅器 2 0 9 の出力である。演算増幅器 3 0 1 の負入力と、演算増幅器 3 0 1 の出力との間に、抵抗 R、が直列に結合されている。

ピーク増幅器用バイアス制御回路のプロック図を第4図に示す。ピーク増幅器のバイアス制御回路113または213は、PAバイアス制御信号を出力し、ピーク増幅器107または207に入力する。演算増幅器401は、その電源入力がV。に結合され、その正入力が、バイアス制御回路113または213への入力信号に結合されている。第1図の場合、バイアス制御回路の入力信号は、検出器109の出力信号である。第2図の場合、バイアス制御回路の入力信号は、差動増幅器209の出力である。基準電圧

V。, と差動増幅器の負入力との間に、直列抵抗 R, が配置されている。また、演算増幅器 4 0 1 の負入力と演算増幅器 4 0 1 の出力との間に、別の直列抵抗 R, が直列に結合されている。

図示のバイアス制御回路 1 1 1 1 1 3 , 2 1 1 , 2 1 3 は、正電圧をそれらの入力信号として扱うように設計されている。バイアス制御回路 1 1 1 , 1 1 3 , 2 1 1 , 2 1 3 は、負入力信号を扱うように、当業者によって容易に変更可能である。

CAバイアス制御信号の検出器出力に対するグラフを第 5 A図に示す。 CAバイアス制御信号は、検出器 1 0 9 または 2 0 9 の出力と逆方向に追跡する。 CAバイアス制御信号は、検出器 1 0 9 または 2 0 9 の出力(V_{4,ϵ_1})がほぼ V_{0,ϵ_2} +(V_{0,ϵ_3} - V_{ϵ_4}) R_1 / R_2 のレベルに到達するまで、 V_{ϵ_4} 付近に留まる。次いで、CAバイアス制御信号は、ゼロ付近のレベルに到達するまで、比率 $-R_2$ / R_1 によって決定される勾配で低下する。

例えば、検出器 1 0 9 または 2 0 9 の出力が 4 V から 5 V になる場合に、 C A バイアス制御信号が 5 V から 0 V に変化する必要があると仮定する。この場合、

ムと設定する。最後に、 $V_{\mathfrak{s},\mathfrak{s}}=4$ V および $V_{\mathfrak{s},\mathfrak{s}}=5$ V として、前述の式を $V_{\mathfrak{s},\mathfrak{s}}$ について解き、 $V_{\mathfrak{s},\mathfrak{s}}$ に必要な値、約 4 . 1 7 V を得る。

尚、第3図のキャリア増幅器のパイアス制御回路は、差動増幅器209にも使用可能であることを注記しておく。この場合、電源DCに最も近いR,の端部に基準電圧V。、を接続し、INPUTと称する端子をR,の対向端部に接続する。全体の電流および電圧の伝達関数は、R,R,/R,/R」となる。

PAバイアス制御信号の検出器出力に対するグラフを第5B図に示す。PAバイアス制御信号は、検出器109または209の出力と同じ方向に追跡する。PAバイアス制御信号は、検出器109または209の出力(V。)がほぼ(V。)R・/(R・+R・)のレベルに到達するまで、ゼロ付近に留まる。次いで、PAバイアス制御信号は、V。付近のレベルに到達するまで、比率(R・+R・)/R・によって決定される勾配で上昇する。

例えば、検出器 109 または 209 の出力が 2.5 V から 5 V になる際に、P A バイアス制御信号が 0 V から 5 V に変化する必要があると仮定する。この場合、傾斜は 2 となる。第 1 段階は、 $V_{c,c}=5$ V と設定し、P A バイアス制御信号に所望の変化範囲を得ることである。次に、比率(R_1+R_4) / R_4 を 2 に等しくし、所望の傾斜を得なければならない。これを達成するには、 $R_5=1$ 0 0 0 オーム

および $R_{\bullet,\bullet}=1$ 0 0 0 オームに設定する。最後に、 $V_{\bullet,\bullet,\bullet}=2$. 5 V および $V_{\bullet,\bullet}=5$ V として、前述の式を $V_{\bullet,\bullet}$ について解き、 $V_{\bullet,\bullet}$ に必要な値を得る。これは 5 V である。

キャリア増幅器 1 0 5 または 2 0 5 あるいはピーク増幅器 1 0 7 または 2 0 7 のブロック図を第 6 図に示す。第 6 図の増幅器の入力は、入力整合回路 6 0 1 に


接続されている。入力整合回路の出力は、RF電力増幅素子603のゲートに接続されている。電力増幅素子603は、MOSFET電力増幅素子、例えば、VMOSまたはLDMOSとすればよい。入力整合回路601の機能は、典型的に約1オームのMOSFET素子603のゲートにおけるRFインピーダンスを、RF入力源の最適な機能に必要な、典型的に50オームのレベルに変圧することである。入力整合回路は、前述のHerbert L. Krauss et al.によるSolid State Radio Engineeringという書籍(John Wiley & Sons, New York, 1980)に記載されているように、リアクタ・コンポーネント、変圧器、および伝送線の様々な組み合わせを用いることによって構成することができる。トランジスタ603のゲートは、抵抗R。を介して、電圧電源 Vau に接続されている。トランジスタ603のゲートは、抵抗R。を介して接地にも接続されている。トランジスタ603のソースは接地に接続されている。トランジスタ603のソースは接地に接続されている。トランジスタ603のソースは接地に接続されている。トランジスタ603のドレインは、RFチョーク605を介して、電源電圧 Vau に接続されている。パイアス制御入力は、抵抗Rau を介し

て、トランジスタ603のゲートに接続されている。 R_{*}cは、検出器の出力が最少から最大に移行する際に、ゲート・パイアス電圧 V_{*}に所望の変化を与えるように選択する。この V_{*}の変化は、R_{*}=R_{*}=2000オームと仮定すると、ほぼ V_{*}c^{*}1000/(1000+R_{*}c))となる。次に、接続されている適切なパイアス制御回路 111,113,211,または213によって、検出器 109または209の最小出力において所望の V_{*}を与えるように、 V_{*}*を設定する。トランジスタ603のドレインは、出力整合回路607に接続されている。出力整合回路607は、典型的に約1オームであるMOSFET素子603のドレインにおけるインピーダンスを、典型的に50オームであるRF出力ポート119におけるインピーダンスに変換する。出力整合回路は、前述のHerbert L. Krausset al.によるSolid State Radio Engineeringという書籍(John Wiley & Sons, New York, 1980)に記載されているように、リアクタ・コンポーネント、変圧器、および伝送線の様々な組み合わせを用いることによって構成することができる。出力整合回路は、増幅器のRF出力を出力する。

本発明は、ゼロ・バイアス電流を有するドハーティ電力増幅器のバイアス制御を備える。上述のバイアス方式は、MOSFET素子を用いた従来技術のドハーティ増幅器と比較して、キャリア増幅器がその飽和点に達するまで、ピーク増幅器を強くカットオフに維持することによって、効率


の向上を図るものである。また、このバイアス方式は、ドハーティ電力増幅器における電力レベルの関数として、電源利得を一層安定して維持する。何故なら、キャリア増幅器へのバイアスは、ピーク増幅器へのバイアスが増大するに連れて減少するからである。この利得変動の減少によって、ドハーティ電力増幅器における相互変調歪みの減少(線形性の改善)に至る。

【図1】




第1図

[図2]




第2図

[図3]




第3図

[図4]




第4図

【図5】




第5A図



第5 B図

[図6]



第6図

【国際調査報告】

INTERNATIONAL SEARCH REPORT International application No. PCT/US97/06165 CLASSIFICATION OF SUBJECT MATTER IPC(6) :HO3F 3/68; HO3G 3/20 US CL :330/124R,134,136 According to International Patent Classification (IPC) or to both national classification and IPC FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) U.S.: 330/124R,127,129,134,136; 455/127 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) **APS** search terms:carrier amplifier, peaking amplifier, bias control, bias and input signal C. DOCUMENTS CONSIDERED TO BE RELEVANT Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. Y US 5,420,541 A (UPTON et al.) 30 MAY 1995 (30/05/95) 1-10 fig.4 and col. 8, line 65 to col. 11, line 68. US 5,311,143 A (SOLIDAY) 10 MAY 1994 (10/05/94) fig. 1-10 3 and col. 3, lines 47-60. Further documents are listed in the continuation of Box C. See patent family annex. Special categories of cited documents: later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention ٠٧. document defining the general state of the art which is not considered to be of particular relevance document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone certier document published on or after the international filing date ٠E٠ document which tray throw doubts on princity claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) ٠r. document of particular relevance; the claimed invention cannot be considered to irreleve an inventive upp when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art ·o· document referring to an oral disclosure, use, exhibition or other document published prior to the international filing date but later than the priority data claimed document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report **05 AUGUST 1997** Name and mailing address of the ISA/US Commissioner of Patents and Trademarks Box PCT Authorized officer Steven J. Mottola Washington, D.C. 2023!

Telephone No.

Form PCT/ISA/210 (second sheet)(July 1992)*